This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

The Delphi n Integrated View

Buy Now: PDF | More choices... Tools: Add to Work File: Create new

View: INPADOC | Jump to: Top

Title: JP1224997A2: SEMICONDUCTOR DEVICE

Country: JP Japan

Kind: A

Inventor: KOROGI YASUHIRO;

Assignee: MITSUBISHI ELECTRIC CORP

News, Profiles, Stocks and More about this company

Published / Filed: 1989-09-07 / 1988-03-04

Application JP

JP1988000052223

Number:

IPC Code: G11C 17/00; G11C 17/00;

Priority Number:

1988-03-04 JP1988000052223

Abstract:

PURPOSE: To shorten time for rewriting data by composing address space of a part covered with a transparent protecting film erasable by the irradiation of ultraviolet rays and another part covered with an opaque nonerasable protecting film.

CONSTITUTION: A semiconductor device 1 is equipped with floating gate type memory areas 4, which are respectively covered with a protecting film 2 opaque for ultraviolet rays and a protecting film 3 transparent for ultraviolet rays, at a B side and a B' side, and the data, which are not necessary to be rewritten once they are written, are written to the former address space, and the data, which are possible to be rewritten, are written to the latter address space. By composing the address space in this manner, since the memory area 4, to which the data unnecessary to be rewritten are written, is covered with the protecting film 2 opaque for ultraviolet rays, the data in the memory area 4 can be held even though data erasing is executed by the irradiation of ultraviolet rays when the data are necessary to be rewritten. Consequently, the time for rewriting the data can be shortened for the amount of the data unnecessary to be rewritten.

COPYRIGHT: (C)1989,JPO&Japio

Family:

None

Other Abstract

None

Info:

Nominate

this for the Gallery ...

① 特許出願公開

® 公開特許公報(A) 平1-224997

⑤Int. Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)9月7日

G 11 C 17/00

3 2 0 3 0 7 A -7341-5B D-7341-5B

審査請求 未請求 請求項の数 1 (全4 頁)

図発明の名称 半導体装置

②特 頭 昭63-52223

②出 願 昭63(1988)3月4日

伽発明者 與梠

泰宏

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 早瀬 憲一

明 相 🛔

1. 発明の名称

半導体装置

2. 特許請求の範囲

(i) ワード線とピット線の交点にフローティングゲート型記憶素子を配置して成る半導体装置において、

その表面に選択的に形成された、繋外線に対し て不透明な保護膜と透明な保護膜とを備えたこと を特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、電気的にデータを書き込み、繋外 線照射することにより選択的にデータの消去が行 なえるフローティングゲート型MOSメモリを有 する半減体装置に関するものである。

(従来の技術)

第2図は従来のフローティングゲート型MOS メモリを有する半導体装置を示す図であり、1は 半導体装置、3は紫外線に対し透明な半導体装置 1 表面の保護膜、 4 はフローティングゲート型メモリ領域である。

第3図(a) はフローティングゲート型MOSメモリの簡略的な断面構造を示し、第3図(b) は上記フローティングゲート型MOSメモリのフローティングゲートに電子が住入された状態をMOSメモリのは上記フローティングゲートを類がすることに電子が回りに過当なな長の紫外線を限射することに電子が回りに強力の歌外線を取射することに電子が回りには上記という。というないでは、10年間では、10年間では、11はP型半導体基板9上に形成されたN・レースを形成する。

第4図は、上記フローティングゲート型MOS メモリのフローティングゲート8中に電子が存在 する場合と、紫外線を照射した後のフローティン グゲート8中に電子が存在しない場合のトランジ スタの関値を示すグラフである。

次に動作について説明する。第3図(4)において、 コントロールゲートで、ドレイン10にソース1 1に対して高健圧(通常10V程度)を印加する ことによって、ソース11.ドレイン10間に世 流が流れ、アバランシェ降伏によりフローティン グゲート8内に電子が往入される。第3図60はこ のメカニズムによりフローティングゲート 8 内に 電子が注入された状態を示す。このようにして蓄 えられた電子は、半導体基板り東面に正孔を縁起 するので、MOSトランジスタの関値電圧V_{TM}を 高い側に変化させ、その結果メモリ効果を生じさ せる。又第3図にはフローティングゲート8内に 電子が存在した状態に、外部より適当な波長(通 常2537人) の紫外線を照射することにより、蓄積 された電子を励起させ、フローティングゲート8 を取り囲んでいる酸化膜のエネルギー障壁を飛び こせるだけのエネルギーを与え、フローティング ゲート8内の電子を放出させるメカニズムを示し ている。これにより、フローティングゲート8内 の電子が蓄積されている場合にMOSメモリ下の

半導体基板 9 表面に誘起されていた正孔は消滅し、 MOSトランジスタの関値電圧 V TRは低い側に変 化する。

このメカニズムについてコントロールゲート7 軍圧とドレイン10. ソース11間を流れるドレ イン電流との関係を利用して説明したグラフを、 第4図に示す。ここで、Vャャュ >Vャャ。 であると する。同図において消去された状態(即ち、フロ ーティングゲート8内に電子が蓄積されていない 状態)では、コントロールゲート?電圧がVャn: の時メモリトランジスタのゲート下にチャネルが 形成され、ドレイン電流は流れ出す。即ち消去状 雌では、コントロールゲートでにV++1 の健圧を 印加するとメモリトランジスタはONする。又、 存き込み状態(即ち、フローティングゲート 8 に 電子が蓄積された状態)では、コントロールゲー ト7世圧がVャn; ではメモリトランジスタはON せず、コントロールゲート7位圧がVャ** の時に はじめてメモリトランジスタのゲート下にチャネ ルが形成され、ドレイン世流は流れ出す。即ち書

き込み状態では、コントロールゲート 7 に V ths の電圧を印加するとメモリトランジスタはO N する。

(発明が解決しようとする課題)

従来のフローティングゲート型MOSメモリを 有する半導体装置は以上のように構成されている ので、使用初期に一度データを き込めば、以後 情去の必要のないアドレス空間のデータも、書き 換えの必要のあるアドレス空間のデータを消去す る際に消えてしまい、再書き込みの際あらためて 書き換えの必要のないデータまでも書き換えの必 要のあるデータと共に書き込まなければならず、 書き込み時間の短縮が困難であるという問題点が あった。

この発明は上記のような問題点を解消するためになされたもので、書き換えの必要のないアドレス空間のデータは保持し、書き換えの必要なアドレス空間のデータのみが消去可能であり、再書き込みの時間を短縮することができる半導体装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置は、その表面の保設 膜として、紫外線に対して透明な保護膜。不透明 な保護膜を選択的に用いるようにしたものである。 (作用)

この発明においては、装置表面の保健膜に繋外線に対して透明な保護膜。不透明な保護膜を選択

的に用いることにより、繋外線照射によるデータ の消去において、透明な保護膜部分のアドレス空 間ではデータを消去でき、不透明な保護膜部分の アドレス空間ではデータを保持することができる。 (実施例)

以下、この発明の一実施例を図について説明する。第1図(a)において、1はフローティングゲート型MOSメモリを有する半導体装置、2は紫外線に対し不透明な半導体装置1表面の保護膜、3は紫外線に対し透明な半導体装置1表面の保護膜、4はフローティングゲート型メモリ領域である。 4はフローティングゲート型メモリ領域である。 なお、フローティングゲート型メモリ領域は4中B 側の紫外線に対し不透明な保護膜におおわれている部分のアドレス空間は0番地よりA番地であり、B・側の紫外線に対し透明な保護膜におおわれている部分のアドレス空間はA+1番地よりX番地である。

第1図(b)は第1図(a)のB-B/間の簡単な断面 図であり、B側は紫外線に対し不透明な保護膜2 により半導体装置1表面をおおわれており、B/ 側は、紫外線に対し透明な保護膜3によりおおわれている。5は層間総縁膜であり紫外線に対し透明であり、6は回路内のA1などの金属配線である。7はメモリトランジスタのコントロールゲート、8はフローティングゲートであり、これらは 遠常多結晶 シリコンで形成される。9はP型半導体疾板である。

次に動作について説明する。半球体装置1は、 B側とB・側にそれぞれ繋外線に対してローティを設置り、 がゲート型メモリ領域4を備えており、それ・1でアドレス空間は0番地よりA番地と、A+1番地と、を関係するを整ち込めば書き換える必要のないである。前者のアドレス空間にいぞも必要のないでもはである。であるデータ(たとえば測定用プログラムデータの、後者のアドレスで関には書き換える可能性のあるでありパージョンアップ等の可能性のあるもの)を書き込んでおく。

このように、データの書き換えの必要。不必要

によりアドレス空間を形成していると、データの 書き換えの必要時に紫外線照射により消去を行なった場合でも、書き換えの必要のないデータを書 き込んだメモリ領域 4 は紫外線に対し不透明な保 護膜 2 によりおおわれているため、そのデータは 保持される。従って、この書き換えの必要のない データの分だけ、データの書き換え時間を短縮で をる

なお、上記実施例では、半導体装置1の表面保 譲渡は、データ消去の必要のない部分を紫外線に 対し不透明な膜でおおい、データ消去の必要な部 分のみを紫外線に対し透明な膜でおおうようにし たが、データ消去の必要のない部分のみ紫外線に 対し不透明な膜でおおっていれば、半導体装置1 の表面全体に紫外線に対し透明な膜を用いてもよ く、上記実施例と同様の効果を奏する。

(発明の効果)

以上のように、この発明に係る半導体装置によれば、アドレス空間を、繋外線照射により消去可能な透明な保護膜でおおう部分と、不可能な不透

明な保護膜でおおう部分とで構成したので、データの書き換えの必要のないアドレス空間のデータを保持することができ、データの書き換えが必要なアドレス空間のデータのみを悄去することができ、データの書き換え時間の短縮を図ることができる効果がある。


4. 図面の簡単な説明


第1図(4)はこの発明の一実施例によるフローティングゲート型MOSメモリを有する半導体装置を示す平面図、第1図(4)は第1図(4)のB-B'間の断面図、第2図は従来のフローティングゲート型MOSメモリを有する半導体装置を示す平面図、第3図はフローティングゲート型MOSメモリの関値、第4図はフローティングゲート型MOSメモリの関値電圧の変化を示す図である。

1 は半導体装置、 2 は繋外線不透明保護膜、 3 は紫外線透明保護膜、 4 はフローティングゲート型メモリ領域。


なお、図中、同一符号は同一、又は相当部分を


早湖度一 代理人






- 1: 半導外装置
- 2: UV不透明保育原
- 3: UV*透明保證獎*
- 4:70-71227-1-12159 5:78/14/248/18 178/20
- 6: *全温のこ*は 7: フントロールナート
- 8: フローティンクケート 9: デザダを登録





第 4 図

10*: ኦጌተン (N'36ÆÆ)* 11 : *ሥ-ス (N'4ÆÆÆ)*



-712-